Hynix použil CMOS pod technologií pole (CUA), která zahrnuje přesun periferních obvodů pod buňkami.Společnost nazývá svou peri v technologii Cell (PUC) „4D NAND“.

Není odhaleno, zda Hynix používal střihování řetězců-což staví jedno nebo více 3D zařízení NAND na sebe a spojuje je, aby vytvořila paměť 321 vrstev-ale protože takto vytvořila svou 238vrstvou paměť, která se dostala do výroby, která se dostala do výrobyV červnu je to možné.

Na letošním ISSCC představilo 35 inženýrů Hynix papír, ve kterém popsali, jak aplikovali pět nových technik na 300 vrstva 1TB TLC 3d-Nand Flash Memory Product:
Schéma TPGM snižuje TPROG zúžením rozložení prahového napětí buněk (VTH).Současné schéma SK Hynix's Současný program Double-OVERIFY (DPGM) dělí buňky do tří skupin, zatímco TPGM kategorizuje buňky do čtyř skupin, a proto je lépe schopna zvládat výkon svého programu (zápis).To „má za následek přibližně 10 procent zkrácení doby programu“, uvádí se v článku.
Technika AUSP zkracuje čas programu o další 2 procenta.Schéma PDS přispívá snížením kapacitního zatížení ovlivňujícího čas usazování slovní linie.Schéma APR zkracuje dobu odezvy slovní linie na novou úroveň napětí a zlepšuje dobu čtení o 2 procenta.
Kumulativní účinek těchto zisků je 1TB 300+ vrstva TLC NAND buňka s 20 GB/mm2 bitová hustota a rychlost zápisu 194 Gbps